我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:2019跑狗图高清彩图 > 置位脉冲 >

采用VHDL语言和PLD的可控纳秒级脉冲信号发生器的设计

归档日期:07-23       文本归类:置位脉冲      文章编辑:爱尚语录

  随着电子技术的迅速发展,高速信号触发源已经广泛应用于通讯、雷达等各种电子系统的和精确控制中。这就要求有一个稳定性好、纳秒上升沿、可控的脉冲发生器。但是,国内至今还没有合乎这些要求的商用脉冲发生器。即使在国际上普遍使用的加拿大生产的AVI-N型脉冲发生器也存在着幅度小、重复率低、易损坏等缺点。针对此现状,设计一款高速脉冲信号发生器是非常有意义的。可编程几个发展阶段,技术日趋成熟。采用VHDL语言对PLD进行编程设计具有更改灵活、调试方便、操作性强、系统可靠性高等众多优点,并有利于硬件设计的保护,防止他人对电路的分析、仿照。因此,利用PLD器件为核心构造高速脉冲信号发生器是一种有效的方法。

  设计采用的XILINX公司的复杂可编程逻辑器件(CPLD)几乎可适用于所有的门阵列和各种规模的数字集成电路,他以其编程方便、集成度高、速度快、价格低等特点越来越受到设计者的欢迎。选用的CPLD为XILINX公司的XC9572XL,属于XC9500系列,是目前业界速度较快的高集成度可编程逻辑器件。

  CPLD开发软件用ISE 6.0+ModelSim 5.7SE,该软件是一个完全集成化、易学易用的可编程逻辑设计环境,并且广泛支持各种硬件描述语言。他还具有与结构无关性、多平台运行、丰富的设计库和模块化的工具等许多功能特点。

  CPLD主程序流程图如图1所示,时针信号是整个程序的关键,通过时钟对各个模块进行精确控制,实现基本功能。时钟信号的精准度决定了输出脉冲信号的精准度。时钟源采用了4脚晶振,可以输出一个稳定的时钟信号。CPLD内部电路资源分配如图2所示。

  时钟信号和复位信号作为输入信号,控制脉冲信号的输出。系统分4个模块,包括计数器、锁存器、触发器和数据输出模块。时钟信号和复位信号分别加在计数器和触发器上,计数器计数通过锁存,在时钟信号作用下同步触发输出信号。当复位信号到来时,计数器重新清零计数。

  当时钟的上升沿到来时对高频时钟进行计数,CPLD内部建立一个5位计数器,计数器满后自动重置为0,输出端把计数器的各位进行输出,计数器满后也输出一个高电平。第一级输出端一共有7个,可以实现对时钟的2,4,8,16,32,64分频以及单脉冲输出。在CPLD内部再建立一个3位计数器,对前级4分频信号再做计数,调节占空比,控制脉冲输出,同时对一级分频信号进行相与输出。设置一个复位端,当高电平时候,对电路进行复位,计数器重新开始工作。通过复位端可以很好地控制脉冲输出,并且输出信号脉冲宽度在不同的分频接口可以得到不同的脉冲宽度信号,也可以通过修改程序实现脉冲宽度的改变。CPLD外围硬件电路包括了电源、晶振、输出端口、指示灯,如图3所示。

  本设计选用的外部计数时钟频率为100 MHz,因此所产生脉冲的周期最小是10 ns,脉宽调节最小为5 ns,调节步长为5 ns。该脉冲发生器可以实现多路输出,脉冲输出共有9路,其中1路可以实现单脉冲输出,其余8路可以输出不同脉宽的纳秒级脉冲。若要提高脉冲发生器的精度,应提高计数时钟的频率。同时选用速度等级更高的PLD。若要增加脉冲周期及脉宽的可调范围,则应选用容量更大的PLD。

  仿真是验证设计的一个重要环节,如果仿真没有通过,设计就必须重来,以便硬件调试的胜利通过。在ISE中,建立仿真文件并调用ModelSim 6.0对设计进行行为仿线个脉冲到来时进行计数器置零,开始计数,对每个输出端口的波形都进行仿真测试。从仿真波形中可以预测出,可编程器件成功地对脉冲进行控制,然后分频输出,达到预定的要求。

  行为仿真只是对VHDL语言进行逻辑综合后仿真,布局布线后仿真则是在具体器件和硬件资源分配后,利用从布局布线中提取的一些信息,其中包括了目标器件及互连线的时延、电阻电容等信息,并考虑走线之间的相互影响后产生的仿线是布局布线后仿真图,可以看到在CLR信号有效开始,输出端经过4个周期的延迟后才响应到有效的复位信号,这个说明器件延时加上互连线个周期,但是这并不影响设计输出脉冲的质量,在其他电子设计中却要考虑到这个延迟。

  做好电路版,调试程序成功后,用型号为TektronixTDS210示波器测出两个端口的输出波形如图5和图6所示。图5中波形幅度为3.98 V,峰峰值为4.98 V,脉冲宽度为37.8 ns,上升沿为16.7 ns;图6波形幅度为1.53 V,峰峰值为2.51 V,脉冲宽度为19.8 ns,上升沿为9.7 ns。在示波器中显示,得到纳秒脉冲信号非常稳定,可以作为一个稳定的纳秒信号源。每个脉冲过后都有一个小的负脉冲,并且上升沿和下降沿并没有像仿真时短,主要原因是:一是仿真在一个相对理想的条件下进行的,对器件资源在电路中的实际体积忽略;二是芯片的微加工制造工艺不精确,寄生电容电阻的大小没有精确计算,可以在输出端加电容接地减小过脉冲。

  本文利用XILINX公司的复杂可编程逻辑器件,结合VHDL语言,提出了一种可控纳秒级脉冲信号发生器的设计方法,并且通过仿真验证,得到脉冲宽度最小为19.8 ns,上升沿为9.7 ns的脉冲。在千伏高压纳秒脉冲发生系统中,采用MOS管、二极管、脉冲形成线等作为核心器件,该信号源必不可少的要一个触发源。利用可控高速信号发生器作为触发源,可以有效地实现对千伏高压的精确控制。在高速数字系统中,数据在器件间的串行传输速率可以达到几百Mb/s。此时,由于时钟周期非常小(通常只有几纳秒),为了保证高速数据的可靠接收,数据与时钟的相对位置要求非常严格,以避免发生数据的错位或在数据变化边沿对数据采样,亦可采用该多路高速信号发生器。简便可靠的纳秒信号发生器在电子系统设计中将越来越具有使用价值。

  可编程逻辑器件(PLD)的两种主要类型是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。根据半导体行业协会提供的...

  专用集成电路(ASIC)采用硬接线的固定模式,而现场可编程门阵列 (FPGA)则采用可配置芯片的方法,二者差别迥异。可编程器件...

  现场可编程门阵列(FPGA)是一种可编程逻辑器件,最初几乎仅用于高性能系统设计的原型制作。量产时,F....

  ASIC设计工程师有着不错的职业前景,只要他们不会在需要提高技能水平的时候还“纹丝不动”。就像一个资深工程师所解释的那样...

  我试图通过usb HID主机将usb键盘与我的spartan 6接口。 我对此问题的第一反应是查看用户指南: 他们谈论usb非常虚伪,但它...

  你好, 有什么方法可以跟踪位文件创建日期吗? 因为我已经在我的设计中定义了4个寄存器的版本日期和版本号,但每次我想生成新的...

  大家好, 我正在使用Spartan 3A入门套件。我想使用lcd,但我没有找到任何vhdl代码。我需要一个基本的vhdl代码来使用lcd。 如...

  VHDL代码 [code]library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity half_adder is &...

  引言 服务器分为很多种不同的类型:从机架式、刀片式和塔式到用于高密度计算的模块化配置类型。理想情况下,每台服务器应经过...

  可编程逻辑器件(PLD)的两种主要类型是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。根据半导体行业协会提供的...

  各种应用的推动,使FPGA发展到了一个关键点,它正在逐步取代其他技术,进入新的市场领域,因此,我们面临的挑战是不断创新,...

  斯坦福大学开发出一种用于编程超级计算机的新语言Regent。用户可以先编程计算任务,然后再定位数据,....

  结构化编程、线性编程、模块化编程。对于西门子plc,以结构化编程为主,但可以使用线性编程和模块化编程....

  硬件描述语言基本语法和实践 (1)VHDL 和Verilog HDL的各自特点和应用范围 (2)....

  可编程逻辑器件的英文全称为:programmable logic device 即PLD。PLD是做....

  可编程控制器是计算机家族中的一员,是为工业控制应用而设计制造的。早期的可编程控制器称作可编程逻辑控制....

  实现汽车的自动驾驶,与提升驾驶安全、减少交通事故、改善交通拥堵、提高物流效率等各种各样社会问题的解决....

  数字信息在有噪信道中传输时,会受到噪声干扰的影响,误码总是不可避免的。为了在已知信噪比的情况下达到一....

  FPGA市场在2008年是40亿美元规模,到了2016年还是40亿美元。似乎显而易见,当ASIC越来....

  VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语....

  应用VHDL语言编程,进行了多功能数字钟的设计,并在MAX PLUSⅡ环境下通过了编译、仿真、调试。

  VHDL(Very-High-Speed Integrated Circuit Hardware D....

  一、数字电路的发展与可编程器件的出现 逻辑功能:通用型:54/74系列、74HC系列、74HCT系....

  介绍一种基于CPLD的高精度旋转编码器信号处理电路设计,电路简单,能与多种CPU接口。该设计包括四倍....

  本文档的主要内容详细介绍的是使用FPGA和VHDL语言进行的抢答器设计资料合集免费下载。

  本文档的主要内容详细介绍的是使用VHDL语言设计比较器与实时仿真的资料合集免费下载。

  本文档的主要内容详细介绍的是使用VHDL语言设计的音乐播放盒资料合集免费下载含有电路图与源程序。

  本文档的主要内容详细介绍的是VHDL语言设计的全加器源代码和工程文件免费下载。

  以函数信号发生器的功能为设计对象,运用EDA技术的设计方法,进行各种波形的输入设计、设计处理,项目校....

  学习使用单片机就是理解单片机硬件结构,以及内部资源的应用,在汇编或C语言中学会各种功能的初始化设置,....

  Quartus II design 是最高级和复杂的,用于system-on-a-programma....

  本文档的主要内容详细介绍的是VHDL硬件描述语言入门教程资料免费下载包括了:1. VHDL语言基础....

  本文档的主要内容详细介绍的是FPGA教程之ISE设计流程简介的详细资料说明。

  本文档的主要内容详细介绍的是modelsim仿真使用教程资料免费下载。

  针对高速运动平台弹速补偿的实时性要求,在基于距离徙动校正(Range Cell Migration ....

  FPGA视频教程之学习FPGA选择verilog还是vhdl详细资料说明

  本文档的主要内容详细介绍的是FPGA视频教程之学习FPGA选择verilog还是vhdl详细资料说明....

  本文档的主要内容详细介绍的是FPGA视频教程之SOPC builder的详细基础知识说明。主要目的是....

  图形(原理图)设计输入 使用Quartus 模块编辑器全功能原理图设计能力建立原理图设计的步骤 ....

  本文档的主要内容详细介绍的是FPGA视频教程之FPGA和CPLD与VHDL基础知识的详细资料说明。主....

  开始时:有复杂的逻辑关系,是我们初学者刚刚接触的数电方面的基础应用,设计一个基础的TTL逻辑,根据真....

  可编程逻辑器件 英文全称为:programmable logic device 即 PLD。PLD是....

  本文档详细介绍的是FPGA教程之CPLD与FPGA的基础知识说明主要内容包括了:一、复杂可编程逻辑器....

  本文档详细介绍的是FPGA教程之可编程逻辑器件的基础知识的详细资料概述主要内容包括了:1.PLD基本....

  本文档的主要内容详细介绍的是Verilog HDLl视频教程的详细资料合集免费下载。

  ISE (Integrated Software Environment)是Xilinx公司提供的用....

  把一个有专用目的,并具有一定规模的电路或子系统集成化而设计在一芯片上,这就是专用 集成电路ASIC的....

  EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技....

  信号的多路复用是一种常见功能,通常由Xilinx实现工具和设备充分处理。然而,可能会有一些特别具有挑....

  在这个强调智能与联网的时代,可编程逻辑栅阵列 (FPGA)已经成为一个重要且不可或缺的元件。以全球5....

  复习编码器的原理,掌握编码器的设计实现方法,设计实现数字系统设计中常用的8线线优先编码器,逐步学....

  在Quartusll管理器窗口中选择菜单file\new project wizard…,出现新建项....

  而在控制比较复杂,控制功能要求比较高的工程项目中(如要实现PID运算、闭环控制、通讯联网等),可视控....

  便携式设备的便携性是与电池的发展息息相关的,从最初的铅酸电池、镍镉(Ni-Cd)电池发展到镍氢(Ni....

  本文档的主要内容详细介绍的是在QUARTUS_II中如何把原理图转成VHDL详细图片说明。

  虽然工业 IoT 正在快速发展,但传统可编程逻辑控制器 (PLC) 提供的定制灵活性和连接性,却无法....

  PLC与PLD对于大多数控制行业的朋友们与单片机爱好者,都不是陌生的名词。可是您了解它们的“一字之差....

  本文档的主要内容详细介绍的是主要内容包括了:实验1 基于Quartus II基本库元件的原理图设....

  “FPGA 目前非常火,各个高校也开了FPGA 的课程,但是FPGA 并不是每个人都适合,FPGA ....

本文链接:http://80musica.com/zhiweimaichong/235.html